KOREAN PATENT ABSTRACT (KR)

PUBLICATION

(51) IPC Code: H01L 21/8242

(11) Publication No.: P2000-0028824
(21) Application No.: 10-1999-0042723
(22) Application Date: 25 May 2000

(71) Applicant:

Japan Electronics Co., Ltd. Shiba 5-zome 7-bang 1-go, Minadoku, Tokyo, Japan

(72) Inventor:

Dakaishi Yoshihiro

(54) Title of the Invention:

Method of manufacturing semiconductor memory device capable of improving isolation characteristics

Abstract:

The present invention relates to a method of manufacturing a semiconductor memory device. First impurity-diffused regions (8), which are to be used for bitlines, and second impurity-diffused areas (8), which are to be used for capacitors, are formed on a semiconductor substrate (1), and an insulation layer (9) is formed on the first and second impurity-diffused regions (8). Thereafter, a plurality of openings (OP) are formed in the insulation layer (9), and each of the openings corresponds to at least one of the first impurity-diffused regions and at least two of the second impurity-diffused regions.

출력 일자: 2003/6/20

수신 : 서울 서초구 서초3동 1571-18 청화빌딩 2 발송번호 : 9-5-2003-022878152

층(리&목특허법률사무소) 발송일자 : 2003.06.19

제출기일: 2003.08.19 이영필 귀하

137-874

특허청 의견제출통지서



출원인

명칭 삼성전자주식회사 (출원인코드: 119981042713)

주소 경기도 수원시 팔달구 매탄3동 416번지

대리인 성명 이영필 외 1명

주소 서울 서초구 서초3동 1571-18 청화빌딩 2층(리&목특허법률사무소)

출원번호

10-2001-0048740

발명의 명칭

자기 정렬 콘택 패드를 구비하는 반도체 소자 및 그 제조방법

이 출원에 대한 심사결과 아래와 같은 거절이유가 있어 특허법 제63조의 규정에 의하여 이를 통지하오니 의견이 있거나 보정이 필요할 경우에는 상기 제출기일까지 의견서(특허법시행규칙 별지 제25호의2서식) 또는/및 보정서[특허법시행규칙 별지 제5호서식]를 제출하여 주시기 바랍니다.(상기 제출기일에 대하여 매회 1월 단위로 연장을 신청할 수 있으며, 이 신청에 대하여 별도의 기간연장 승인통지는 하지 않습니다.)

[이 유]

이 출원의 아래에 지적한 특허청구범위에 기재된 발명은 그 출원전에 이 발명이 속하는 기술분야에 서 통상의 지식을 가진 자가 아래에 지적한 것에 의하여 용이하게 발명할 수 있는 것이므로 특허법 제29조제2항의 규정에 의하여 특허를 받을 수 없습니다. [NS40]

[아래] 청구항 제1항.제2항은 반도체 기판에 지그재그로 배치되며 장축과 단축을 갖는 복수개의 활성 영역을 한정하는 소자분리막. 상기 활성 영역과 교차하며 상기 활성 영역의 단축 방향으로 연장하는 복수개의 게이트. 상기 각 게이트 양촉의 활성 영역에 형성된 제1 및 제2 소오스/드레인 영역 및 상기 제1 및 제2 소오스/드레인 영역의 상면에 각각 접하면서 동일한 크기를 갖는 제1 및 제2 자기정렬 콘택 패드를 포항하는 것을 특징으로 하는 반도체 소자이고 청구항 제11항 제12장이 이것의 제조방법에 관한 것이지만,한국공개특허공보제2000-28824호(2000.5.25공개)에는 제1 도전형의 반도체 기판 상에 평면도로 제1 방향을 따라 긴 측면을 갖는 오목형 액티브 영역들을 한정하는 필드 절연층을 형성하는 단계, 상기 필드 절연층이 형성된 후에 상기 반도체 기판 상에 게이트 절연층을 형성하는 단계, 상기 필드 절연층이 형성된 후에 상기 반도체 기판 상에 게이트 절연층을 형성하는 단계, 상기 필드 절연층이 형성된 후에 상기 반도체 기판 상에 게이트 절연층을 형성하는 단계, 상기 필드 절연층이 형성된 후에 상기 반도체 기판의 액티브 영역들을 중 하나를 가로지름-, 상기 제1 도전형과 상반되는 제2 도전형의 불순물 이온들을 상기 게이트 전극들을 형성하는 단계 -상기 게이트 전극들을 형성하는 단계, 상기 불순물 확산 영역들 상에 절연층을 형성하는 단계, 상기 절연층내에 복수개의 오목형 개구를 천공하는 단계 -상기 오목형 개구들 각각은 상기 반도체 기판의 액티브 영역들 중 하나에 대응함-, 상기 모목형 개구들이 천공된 후에 상기 절연층 및 상기 게이트 전극들의 측벽 상에 축열 절연층들을 형성하는 단계, 상기 축벽 절연층들 상에 도전층을 형성하는 단계 및 상기 도전층을 이치백하는 단계로 이루어진 반도체 기억 장치의 제조 방법 및 이것의 구성에 대하여 개시되어 있으므로 상기한 청구항은 인용예에 의하여 용이발명이 가능한 것으로 인정됩니다. 다.

[첨 부]

첨부1 한국공개특허공보제2000-28824호(2000.5.25공개) 끝.

출력 일자: 2003/6/20

2003.06.19

특허청

심사4국

반도체1심사담당관실

심사관 김종찬

<<안내>>

귀하께서는 특허법제47조제2항의 규정에 의거 특허출원서에 최초로 첨부된 명세서 또는 도면에 기재된 사항의 범위이내에서 명세서 등을 보정할 수 있음을 알려드립니다. 문의사항이 있으시면 15 042-481-5722 로 문의하시기 바랍니다.

특허청 직원 모두는 깨끗한 특허행정의 구현을 위하여 최선을 다하고 있습니다. 만일 업무처리과정에서 직원의 부조리행 위가 있으면 신고하여 주시기 바랍니다.

▶ 홍페이지(www.kipo.go.kr)내 부조리신고센터

특 2000-00288:

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. ⁸	(11) 공개번호 특2000-0028824
H01L 21/8242	(43) 공개일자 2000년05월25일
(21) 출원번호	10-1999-0042723
(22) 출원밀자	1999년 10월 05일
(30) 우선권주장	1998-282555 1998년10월05일 일본(JP)
(71) 출원민	닛본 덴기 가부시끼가이샤 가네꼬 히사시
(72) 발명자	일본국 도꾜도 미나도꾸 시바 5쪼메 7 방 1고 다까이시요시히로
(74) 대리인	일본도꾜도미나도꾸시바5쪼메7방1고닛본덴기가부시끼가이샤내 장수길, 구영창
심사경구 : 있음	

(54) 분리 특성을 개선시킬 수 있는 반도체 기억 장치의 제조방법

29

본 발명은 반도체 기억 장치를 제조하는 방법에 관한 것으로서, 필드 절면층(2', 2',)에 의해 둘러싸인 반도체 기판(1)의 비트 라인용의 제1 불순물 확산 영역들(8) 및 커페시터용의 제2 불순물 확산 영역들(8) 상에 형성된 절면층(9) 내에 복수개의 개구(DP)가 천공되고, 미 개구들 각각은 제1 불순물 확산 영역들 중 하나의 영역 및 제2 불순물 확산 영역들 중 적어도 2개의 영역에 대응한다.

四班牙

£30

400

반도체 기억 장치, 필드 절연층, 포토레지스트 패턴, 비트 라인, 콘택트홀

HAN

도면의 관단학 설명

도 1a, 1b, 1c, 2a, 2b, 2c, 3a, 3b, 3c, 4a, 4b, 4c, 5a, 5b, 5c, 6a, 6b, 6c, 7a, 7b, 7c, 8a, 8b, 8c, 9a, 9b, 9c, 10a, 10b, 10c, 11a, 11b, 11c, 12a, 12b, 12c 및 13은 종래의 DRAM 디바이스 제조 방법을 설명하기 위한 단면도들.

- 도 14는 도 1a, 1b, 1c의 필드 실리콘 산화물총의 평면도.
- 도 15는 도 3a, 3b, 3c의 포토레지스트 패턴의 평면도.
- 도 16은 도 6a, 6b, 6c의 포토레지스트 패턴의 평면도.
- 도 17a, 17b, 17c는 증래의 제조 방법에서의 문제점을 설명하기 위한 단면도를.
- 도 18a, 18b, 18c, 19a, 19b, 19c, 20a, 20b, 20c, 21a, 21b, 21c, 22a, 22b, 22c, 23a, 23b, 23c, 24a, 24b, 24c, 25a, 25b, 25c, 26a, 26b, 26c, 27a, 27b, 27c, 28a, 26b, 28c, 29a, 29b, 29c 및 30은 본 발명에 따른 DRAM 디바이스 제조 방법의 제1 실시예를 설명하기 위한 단면도들.
- 도 31은 도 23a, 23b, 23c의 포토레지스트 패턴의 평면도.
- 도 32a, 32b, 32c, 32d, 33a, 33b, 33c, 33d, 34a, 34b, 34c, 34d, 35a, 35b, 35c, 35d, 36a, 36b, 36c, 36d, 37a, 37b, 37c, 37d, 38a, 38b, 38c, 38d, 39a, 39b, 39c, 39d, 40a, 40b, 40c, 40d, 41a, 41b, 41c, 41d, 42a, 42b, 42c, 42d 및 43은 본 발명에 따른 DRAM 디바이스 제조 방법의 제2 실시예를 설명하기 위한 단면도들.
- 도 44는 도 32a, 32b, 32c, 32d의 필드 실리콘 산화물총의 평면도.
- 도 45는 도 34a, 34b, 34c, 34d의 포토레지스트 패턴의 평면도.
- 도 46은 도 37a, 37b, 37c, 37d의 포토레지스트 패턴의 평면도.
- 〈도면의 주요 부분에 대한 부호의 설명〉
- 1 : 반도체 기판
- 2, 2', 2'' : 필드 실리콘 산화물층

3 : 게이트 실리콘 산화물층

4: 하부 게이트 전국총

5 : 상부 게미트 전극층

6 : 실리콘 질화물총

7, 10, 13 : 포토레지스트 패턴

8 : 불순물 확산 영역

9, 11, 14, 17, 22 : 절연총

12 : 다결정 실리콘총

15 : 비트 콘택트총

16 : 비트 라인층

18 : 커패시턴스 콘택트층

19 : 하부 커패시터 전국

20 : 커패시터 절연층

21 : 상부 커패시터 전국

22 : 알루미늄층

발명의 상세관 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 중레기술

본 발명은 반도체 기억 장치를 제조하는 방법에 관한 것으로, 특히 다이내믹 랜덤 액세스 메모리(DRAM)의 분리 특성의 개선에 관한 것이다.

근래에, DRAM 디바이스가 더욱 미세구조화됨에 따라서, 콘택트홈과 같은 개구들도 더욱 미세구조화되었다. 한편, 집적도를 증대하기 위하며, 필드 절연총을 형성하는 기술로서, LOCUS(local oxidation of silicon) 공정 대신에 STI(shallow trench isolation) 공정이 채택되었다.

증래의 DRAM 디바이스 제조 방법에서는, 반도체 기판의 필드 절연층에 의해 둘러싸인 비트 라인용의 제1 불순을 확산 영역들 및 커패시터용의 제2 불순물 확산 영역들 상에 형성된 절연층에 복수개의 개구들이 천공(perforate)되고, 그 개구들 각각은 상기 불순물 확산 영역들 중 하나에 대응한다. 이에 대해서는 뒤에서 자세히 설명하겠다.

상술한 종래의 방법에서는, 각각의 개구가 불순물 확산 영역들 중 하나에 대응하기 때문에, 필드 절연층 의 측면들이 에칭될 수 있고, 이는 분리 특성을 열화시킬 것이다. 특히, 필드 절연층의 촉면들이 예리 하도록 STI 공정에 의해 필드 절연층이 형성되는 경우에는, 분리 특성이 현저히 열화될 것이다. 또한, 콘택트 구조물들, 즉 개구들 내에 매설되는 패드 전국들의 사이즈가 축소되기 때문에, 콘택트 저항이 증 대된다.

발명이 이루고자하는 기술적 목제

본 발명의 목적은 분리 특성을 개선시킬 수 있는 DRAM 디바이스를 제조하는 방법을 제공하는 데에 있다.

본 발명의 다른 목적은 DRAM 디바이스 내의 콘택트 구조물의 콘택트 저항을 감소시키는 데에 있다.

본 발명에 따르면, 반도체 기억 장치를 제조하는 방법에 있어서, 필드 절면층에 의해 둘러싸인 반도체 기판의 비트 라인용의 제1 불순물 확산 영역들 및 커패시터용의 제2 불순물 확산 영역들 상에 형성된 절 면층에 복수개의 개구들이 천공되고, 그 개구들 각각은 상기 제1 불순물 확산 영역들 중 하나의 영역과 상기 제2 불순물 확산 영역들 중 적대도 2개의 영역에 대응한다.

따라서, 개구들을 형성하기 위한 포토리소그래피 공정이 용이하게 수행되고, 그에 따라 필드 절연층의 촉면 메칭을 피할 수 있다. 또한, 개구들 내에 매설되는 패드 전극들의 사이즈가 중대될 수 있다.

첨부된 도면을 참조하며 종래 기술과 비교하며 마래에 설명한 내용으로부터 본 발명을 보다 명확히 이해 할 수 있을 것이다.

발명의 구성 및 작용

본 발명의 바람직한 실시예들을 설명하기 전에, 도 1a, 1b, 1c, 2a, 2b, 2c, 3a, 3b, 3c, 4a, 4b, 4c, 5a, 5b, 5c, 6a, 6b, 6c, 7a, 7b, 7c, 8a, 8b, 8c, 9a, 9b, 9c, 10a, 10b, 10c, 11a, 11b, 11c, 12a, 12b, 12c, 13, 14, 15 및 16을 참조하며 중래의 DRAM 디바이스 제조 방법에 대하여 설명하겠다.

먼저, 도 1a. 1b, 1c를 참조하면, P형 단결정 반도체 기판(1) 상에 STI 공정에 의해 도 14에 도시된 것과 같은 필드 실리콘 산화물층(2)미 형성된다. STI 공정은 반도체 기판(1) 상에 실리콘 질화물 패턴을

형성하는 단계, 상기 실리콘 결화물 패턴(도시되지 않음)을 마스크로 미용하며 상기 실리콘 기판(1)을 메칭하는 단계, 화학 기상 성장(CVD) 공정에 익해 전체 표면 상에 실리콘 산화물총을 퇴적시키는 단계, 및 상기 실리콘 산화물총 및 상기 실리콘 질화물총에 대해 화학적 기계 면마(CMP) 공정을 수행하며 필드 실리콘 산화물총(2)을 얻는 단계를 포함한다.

.

도 la, lb, lc는 각각 필드 실리콘 산화물총(2)의 평면도인 도 14의 라인 I-I, II-III를 [따라서 절취한 단면도들이다. 필드 실리콘 산화물총(2)은 액티브 영역을 둘러싸는 필드 영역을 정의한다.

다음으로, 도 2a, 2b, 2c를 참조하면, 실리콘 기판(1) 상에 게이트 실리콘 산화물총(3)이 열적으로 성장된다. 그런 다음, CVD 공정 또는 스퍼터링 공정에 의해 다결정 실리콘으로 이루어진 약 100 nm 두메의하부 게이트 전국총(4) 및 峽i와 같은 실리콘 실리사이드로 미루어진 약 150 nm 두메의 상부 게이트 전국총(5)이 퇴적된다. 그런 다음, CVD 공정에 의해 상부 게이트 전국총(5) 상에 메칭 스토퍼로서 이용되는 약 150 nm 두메의 실리콘 질화물총(6)이 퇴적된다.

다음으로, 도 3a, 3b, 3c를 참조하면, 포토리소그래피 공정에 의해 도 15에 도시된 것과 같은 포토레지스트 패턴(?)이 형성된다. 그런 다음, 포토레지스트 패턴(?)을 마스크로 이용하여 실리콘 질화물총(6)이 메청된다. 그런 다음, 포토레지스트 패턴(?)을 마스크로 이용하여 상부 게이트 전극총(5) 및 하부게이트 전극총(4)이 또한 메청된다. 그런 다음, 포토레지스트 패턴(?)이 제거된다.

도 3a, 3b, 3c는 각각 포토레지스트 패턴(7)의 평면도인 도 15의 라인 I-I, II-II, III-III을 따라서 절취한 단면도들이다.

도 3a, 3b, 3c에서, 상부 게이트 전극총(5) 및 하부 게이트 전극총(4)은 포토레지스트 패턴(7)을 마스크로 이용하며 에칭되지만, 상부 게이트 전국총(5) 및 하부 게이트 전국총(4)은 실리콘 질화물총(6)을 마스크로 이용하며 에칭될 수도 있다. 이 경우에는, 실리콘 질화물총(6)이 에칭된 후에, 포토레지스트 패턴(7)이 제거된다.

다음으로, 도 4a, 4b, 4c를 참조하면, 실리콘 잘화물총(6)을 마스크로 이용하여 실리콘 기판(1) 안으로 비소와 같은 N형 불순물이 주입되어 N^{*}형 불순물 확산 영역들(8)이 형성된다.

다음으로, 도 5a, 5b, 5c를 참조하면, CVD 공정에 의해 전체 표면 상에 실리콘 산화물 또는 BPSG(boron-included phospho-silicated glass)로 이루어진 절면총(9)이 형성된다.

다음으로, 도 6a, 6b, 6c를 참조하면, 포토리소그래피 공정에 의해 도 16에 도시된 것과 같은 포토레지스트 패턴(10)이 형성된다. 포토레지스트 패턴(10)은 하나의 패드 다결정 실리콘 전국에 각각 대응하는 복수개의 홀을 갖는다.

다음으로, 도 7a, 7b, 7c를 참조하면, 포토레지스트 패턴(10)을 마스크로 이용하여 건식 또는 습식 에청 공정에 의해 절연층(9)이 에청된다. 미 경우, 실리콘 질화물층(6)은 에칭 스토퍼로서 이용된다. 그런 다음, 포토레지스트 패턴(10)이 제거된다.

다음으로, 도 8a, 8b, 8c를 참조하면, 전체 표면 상에 실리콘 산화물 또는 실리콘 질화물로 미루어진 절면총(11)미 퇴적된다.

다음으로, 도 9a, 9b, 9c를 참조하면, 절연총(11)이 메치백되고, 그 결과 절연총(11)은 절연총(9)의 촉 년들에만 남게 된다.

다음으로, 도 10a, 10b, 10c를 참조하면, CVD 공정에 의해 전체 표면 상에 다결정 실리콘총(12)이 퇴적된다.

다음으로, 도 11a, 11b, 11c를 참조하면, 패드 다결정 전극들에 대응하는 포토레지스트 패턴(13)미 포토리소그래피 공정에 의해 형성된다.

다음으로, 도 12a, 12b, 12c를 참조하면, 포토레지스트 패턴(13)을 마스크로 이용하여 건식 또는 습식 에청 공정에 의해 다결정 실리콘총(12)이 에칭된다. 그 결과, 다결정 실리콘총(12)은 패드 다결정 실리 콘 전국들이 된다. 그런 다음, 포토레지스트 패턴(13)이 제거된다.

마지막으로, 도 12a에 대응하는 도 13을 참조하면, 전체 표면 상에 절연흥(14)이 형성되고, 절연흥(14) 내에 비트 콘택트총(15)이 매설된다. 또한, 절연흥(14) 상에 비트 라인흥(16)이 형성되어 비트 콘택트 총(15)에 접속된다.

그런 다음, 전체 표면 상에 절면총(17)이 형성된 후에, 절면총(17) 내에 커패시턴스 콘택트총(18)이 매설된다.

그런 다음, 하부 커패시터 전극(19), 커패시터 절면총(20) 및 상부 커패시터 전극(21)이 형성된다.

그런 다음, 전체 표면 상에 절면총(22)이 형성되고, 절면총(22) 상에 말루미늄총(23)이 형성되어, DRAM 디바미스가 완성된다.

그러나, 상술한 종래의 제조 방법에서는, 포토레지스트 패턴(10)이 각각의 필드 패턴 또는 액티브 영역에 대하며 3개의 개구들(마., 마., 마.)(도 16 참조)을 갖는다. 이 경우, 개구들(마., 마., 마., 마.) 각각의 폭(♥) 및 길이(L)는 미세 구조를 얻기 위한 포토리소그래피 공정의 대응하는 최소 사이즈와 일치한다. 그러므로, 개구들(마., 마., 마.)의 마진이 매우 작다.

도 7b의 확대 도면들인 도 17a, 17b, 17c를 참조하며 종래의 제조 방법에서의 문제점에 대하여 설명한다. 즉,도 17a에 도시된 바와 같이 개구(OP,)가 최적 위치에 있으면, 필드 실리콘 산화물총(2)은 좀처럼 에칭되지 않는다. 반면,도 17b에 도시된 바와 같이 개구(OP.)가 최적의 위치에서 조금 벗어나면,필드 실리콘 산화물총(2)의 한 촉면도 에칭되어,필드 실리콘 산화물총(2)의 분리 특성이 열화될 것이다.

또한, 도 17c에 도시된 바와 같이 개구(OP.)가 최적 사이즈보다 크면, 즉 폭(W)이 더 커지면, 필드 실리 콘 산화물총(2)의 양 측면이 메칭되어, 필드 실리콘 산화물총(2)의 분리 특성이 열화될 것이다.

미하, 도 18a, 18b, 18c, 19a, 19b, 19c, 20a, 20b, 20c, 21a, 21b, 21c, 22a, 22b, 22c, 23a, 23b, 23c, 24a, 24b, 24c, 25a, 25b, 25c, 26a, 26b, 26c, 27a, 27b, 27c, 28a, 28b, 28c, 29a, 29b, 29c, 30 및 31을 참조하여 본 발명에 따른 DRAM 대바이스 제조 방법의 제1 실시에에 대하여 설명하겠다.

도 18a, 18b, 18c, 19a, 19b, 19c, 20a, 20b, 20c, 21a, 21b, 21c, 22a, 22b 및 22c에 도시된 단계들은 각각 증래의 제조 방법의 도 1a, 1b, 1c, 2a, 2b, 2c, 3a, 3b, 3c, 4a, 4b, 4c, 5a, 5b 및 5c에 도시된 것들과 동일하다.

다음으로, 도 23a, 23b, 23c를 참조하면, 포토리소그래피 공정에 의해 도 31에 도시된 것과 같은 포토레 지스트 패턴(10')이 형성된다. 포토레지스트 패턴(10')은 하나의 필드 패턴에 각각 대응하는 복수개의 홈들을 갖는다.

다음으로, 도 24a, 24b, 24c를 참조하면, 도 7a, 7b, 7c에서와 마찬가지로, 포토레지스트 패턴(10')을 마스크로 이용하며 건식 또는 습식 메칭 공정에 의해 절연총(9)이 에칭된다. 이 경우, 실리콘 질화물총(6)은 에칭 스토퍼로서 이용된다. 그런 다음, 포토레지스트 패턴(10')이 제거된다.

다음으로, 도 25a, 25b, 25c를 참조하면, 도 8a, 8b, 8c에서와 마찬가지로, 전체 표면 상에 실리콘 산화물 또는 실리콘 질화물로 이루머진 절면총(11)이 퇴적된다.

다음으로, 도 26a, 26b, 26c를 참조하면, 도 9a, 9b, 9c에서와 마찬가지로, 절연층(11)이 에치백되고, 그 결과 절면층(11)은 절연층(9)의 측벽들에만 남게 된다.

다음으로, 도 27a, 27b, 27c를 참조하면, 도 10a, 10b, 10c에서와 마찬가지로, CVD 공정에 의해 전체 표면 상에 다결정 실리콘총(12)이 퇴적된다.

다음으로, 도 28a, 28b, 28c를 참조하면, 도 11a, 11b, 11c에서와 마찬가지로, 패드 다결정 전극들에 대용하는 포토레지스트 패턴(13)이 포토리소그래피 공정에 의해 형성된다.

다음으로, 도 29a, 29b, 29c를 참조하면, 도 12a, 12b, 12c에서와 마찬가지로, 포토레지스트 패턴(13)을 마스크로 이용하여 건식 또는 습식 에칭 공정에 의해 다결정 실리콘총(12)이 에칭된다. 그 결과, 다결 정 실리콘총(12)은 패드 다결정 실리콘 전극들이 된다. 그런 다음, 포토레지스트 패턴(13)이 제거된 다.

마지막으로, 도 30을 참조하면, 도 13에서와 마찬가지로, 전체 표면 상에 절면총(14)이 형성되고, 절면 총(14) 내에 비트 콘택트총(15)이 매설된다. 또한, 절면총(14) 상에 비트 라인총(16)이 형성되어 비트 콘택트총(15)에 접속된다.

그런 다음, 전체 표면 상에 절연층(17)이 형성된 후에, 절연층(17) 내에 커패시턴스 콘택트총(18)이 매석되다.

그런 다음, 하부 커패시터 전국(19), 커패시터 절연총(20) 및 상부 커패시터 전국(21)이 형성된다.

그런 다음, 전체 표면 상에 절면층(22)미 형성되고, 절면층(22) 상에 알루미늄층(23)이 형성되머, DRAM 디바미스가 완성된다.

상술한 제1 실시예에서는, 포토레지스트 패턴(10°)이 각각의 필드 패턴, 즉 액티브 영역에 대하여 하나의 개구(0P)(도 31 참조)를 갖는다. 즉, 도 31의 개구(0P)는 도 16의 개구들(0P., 0P., 0P.)보다 크고, 따라서 도 31의 개구(0P)의 마진은 도 16의 개구들(0P., 0P., 0P.)의 마진보다 클 수 있다. 그 결과, 개구(0P)의 폭(♥`)은 개구들(0P., 0P., 0P.)의 폭(♥)보다 클 수 있으며, 이에 따라 포토리소그래피 공정이용이해지고, 필드 실리콘 산화물총(2)의 촉면 에청을 피할 수 있으므로, 분리 특성의 열화를 억제할 수 있다. 또한, 개구(0P)의 마진이 증대될 수 있기 때문에, 패드 다결정 실리콘 전극들의 사이즈를 증가사켜 패드 다결정 실리콘 전극들의 사이즈를 증가사려 패드 다결정 실리콘 전극들의 사이즈를 증가사려 패드 다결정 실리콘 전극들의 상이즈.

이하, 도 32a, 32b, 32c, 32d, 33a, 33b, 33c, 33d, 34a, 34b, 34c, 34d, 35a, 35b, 35c, 35d, 36a, 36b, 36c, 36d, 37a, 37b, 37c, 37d, 38a, 38b, 38c, 38d, 39a, 39b, 39c, 39d, 40a, 40b, 40c, 40d, 41a, 41b, 41c, 41d, 42a, 42b, 42c, 42d, 43, 44, 45 및 46을 참조하여 본 발명에 따른 DRAM 디버미스 제조 방법의 제2 실시에에 대하여 설명하겠다.

먼저, 도 32a, 32b, 32c, 32d를 참조하면, 도 1a. 1b, 1c에서와 마찬가지로, P형 단결정 반도체 기판(1) 상에 STI 공정에 의해 도 44에 도시된 것과 같은 필드 실리콘 산화물층(2˚)미 형성된다. 필드 실리콘 산화물층(2˚)은 볼록형 액티브 영역들에 대응하는 복수개의 볼록형 필드 패턴들을 갖는다.

도 32a, 32b, 32c, 32d는 각각 필드 실리콘 산화물총(2')의 평면도만 도 44의 라만 I-I, II-II, III-III, IV-IV를 따라서 절취한 단면도들이다.

다음으로, 도 33&, 33b, 33c, 33d를 참조하면, 도 2a, 2b, 2c에서와 마찬가지로, 실리콘 기판(1) 상에 게이트 실리콘 산화물총(3)이 열적으로 성장된다. 그런 다음, CVD 공정 또는 스퍼터링 공정에 의해 다 결정 실리콘으로 이루머진 약 100 ㎜ 두메의 하부 게이트 전국총(4) 및 WSi와 같은 실리콘 실리사이드로 이루머진 약 150 ㎜ 두메의 상부 게이트 전극총(5)이 퇴적된다. 그런 다음, CVD 공정에 의해 상부 게이 트 전극총(5) 상에 에칭 스토퍼로서 이용되는 약 150 ㎜ 두메의 실리콘 질화물총(6)이 퇴적된다.

다음으로, 도 34a, 34b, 34c, 34d를 참조하면, 도 3a, 3b, 3c에서와 마찬가지로, 포토리소그래피 공정에 의해 도 45에 도시된 것과 같은 포토레지스트 패턴(7)이 형성된다. 그런 다음, 포토레지스트 패턴(7)을 마스크로 이용하며 실리콘 질화물총(6)이 메칭된다. 그런 다음, 포토레지스트 패턴(7)을 마스크로 이용 하여 상부 게이트 전극총(5) 및 하부 게이트 전극총(4)이 또한 메칭된다. 그런 다음, 포토레지스트 패 턴(7)이 제거된다.

도 34a, 34b, 34c, 34d는 각각 포토레지스트 패턴(7)의 평면도인 도 45의 라인 I-I, II-III, IV를 따라서 절취한 단면도들이다.

도 34a, 34b, 34c, 34d에서, 상부 게이트 전극층(5) 및 하부 게이트 전극층(4)은 포토레지스트 패턴(7) 을 마스크로 이용하며 에청되지만, 상부 게이트 전극층(5) 및 하부 게이트 전극층(4)은 실리콘 질화물층(6)을 마스크로 이용하며 에청될 수도 있다. 이 경무에는, 실리콘 질화물층(6)이 에청된 후 에, 포토레지스트 패턴(7)이 제거된다.

다음으로, 도 35a, 35b, 35c, 35d를 참조하면, 도 4a, 4b, 4c에서와 마찬가지로, 실리콘 질화물층(6)을 마스크로 이용하며 실리콘 기판(1) 안으로 비소와 같은 N형 불순물이 주입되어 N^{*}형 불순물 확산 명역들(8)이 형성된다.

다음으로, 도 36a, 36b, 36c, 36d를 참조하면, 도 5a, 5b, 5c에서와 마찬가지로, CVD 공정에 의해 전체 표면 상에 실리콘 산화물 또는 BPSG로 미루어진 절면층(9)미 형성된다.

다음으로, 도 37a, 37b, 37c, 37d를 참조하면, 도 23a, 23b, 23c에서와 마찬가지로, 포토리소그래피 공정에 의해 도 46에 도시된 것과 같은 포토레지스트 패턴($10^{\circ\circ}$)의 형성된다. 포토레지스트 패턴($10^{\circ\circ}$)은 하나의 필드 패턴, 즉 액티브 패턴에 각각 대응하는 복수개의 볼록형 홀을 갖는다.

다음으로, 도 38a, 38b, 38c, 38d를 참조하면, 도 7a, 7b, 7c에서와 마찬가지로, 포토레지스트 패턴(10^')을 마스크로 이용하여 건식 또는 습식 에침 공정에 의해 철연총(9)이 메칭된다. 미 경우,실 리콘 질화물총(6)은 에칭 스토퍼로서 이용된다. 그런 다음, 포토레지스트 패턴(10'')이 제거된다.

다음으로, 도 39a, 39b, 39c, 39d를 참조하면, 도 8a, 8b, 8c에서와 마찬가지로, 전체 표면 상에 실리콘 산화물 또는 실리콘 질화물로 이루머진 절면층(11)이 퇴적된다.

다음으로, 도 40a, 40b, 40c, 40d를 참조하면, 도 9a, 9b, 9c에서와 마찬가지로, 절연총(11)이 에치백되고, 그 결과 절연총(11)은 절연총(9)의 촉벽들에만 남게 된다.

다음으로, 도 41a, 41b, 41c, 41d를 참조하면, 도 10a, 10b, 10c에서와 마찬가지로, CVD 공정에 의해 전체 표면 상에 다결정 실리콘총(12)이 퇴적된다.

다음으로, 도 42a, 42b, 42c, 42d를 참조하면, 다결정 실리콘총(12)이 에치백된다. 그 결과, 다결정 실리콘총(12)은 패드 다결정 실리콘 전국들이 된다.

마지막으로, 도 43을 참조하면, 도 13에서와 마찬가지로, 전체 표면 상에 절면층(14)이 형성되고, 절면 총(14) 내에 비트 콘택트층(15)이 매설된다. 이 경우, 비트 콘택트층(15)은 패드 다결정 실리콘총(12) 의 볼록부에 접속된다. 또한, 절면층(14) 상에 비트 라인총(16)이 형성되며 비트 콘택트층(15)에 접속 된다.

그런 다음, 전체 표면 상에 절연총(17)이 형성된 후에, 절면총(17) 내에 커패시턴스 콘택트총(18)이 매설된다.

그런 다음, 하부 커패시터 전극(19), 커패시터 절연총(20) 및 삼부 커패시터 전극(21)이 협성된다.

그런 다음, 전체 표면 상에 절면층(22)이 형성되고, 절면층(22) 상에 알루미늄층(23)이 형성되어, DRAM 디바미스가 완성된다. .

상술한 제2 실시예에서도, 포토레지스트 패턴(10˚˚)이 각각의 필드 패턴, 즉 액티브 영역에 대하며 하나 의 개구(0P)(도 46 창조)를 갖는다. 그러므로, 포토리소그래피 공정이 용이하게 수행될 수 있고, 필드 실리콘 산화물층(2˚)의 측면 에청을 피할 수 있으므로, 분리 특성의 열화를 억제할 수 있다. 또한, 개 구(0P)의 마진이 중대될 수 있기 때문에, 패드 다결정 실리콘 전극들의 사이즈를 증가시켜 패드 다결정 실리콘 전극들과 불순물 확산 영역들(8) 간의 콘택트 저항을 감소시킬 수 있다.

게다가, 제2 실시예에서는, 제1 실시예의 도 29a, 29b, 29c, 29d, 30a, 30b, 30c, 30d에 도시된 것과 같은 포토리소그래피 및 에청 단계 대신에 도 42a, 42b, 42c, 42d에 도시된 것과 같은 백에청 단계가 제공되기 때문에, 제조 단계들이 더욱 간단해져서, 제조 비용이 감소할 것이다.

监督의 意源

상술한 바와 같이, 본 발명에 따르면, 콘택트홀을 형성하기 위하며 포토레지스트총에 하나의 필드 패턴(즉, 액티브 영역)에 대응하는 하나의 개구가 천공되기 때문에, 포토리소그래피 공정이 용이하게 수 행될 수 있으며, 따라서 필드 절면총의 분리 특성의 열화를 억제할 수 있다. 또한, 패드 전극들의 사이 즈를 증대시킬 수 있기 때문에, 콘택트 저항을 감소시킬 수 있다. 더욱이, 포토리소그래피 및 에칭 단 계의 수가 감소하기 때문에, 제조 비용을 감소시킬 수 있다.

(57) 君子의 범위

청구항 1. 반도체 기억 장치를 제조하는 방법에 있어서,

필드 절연총(2', 2'')에 의해 둘러싸인 반도체 기판(1)의 비트 라인용의 제1 불순물 확산 영역들(8) 및 커패시터용의 제2 불순물 확산 영역들(8) 상에 형성된 절연총(9)에 복수개의 개구들(0P)이 천공되고,

상기 개구들 각각은 상기 제1 불순물 확산 영역들 중 하나의 영역 및 상기 제2 불순물 확산 영역들 중 적어도 2개의 영역에 대응하는

것을 특징으로 하는 반도체 기억 장치의 제조 방법.

청구항 2. 반도체 기억 장치를 제조하는 방법에 있어서,

반도체 기판(1) 상에 복수개의 액티브 염역들을 한점하는 필드 절연층(2°, 2°))을 형성하는 단계;

삼기 필드 절연총 및 상기 반도체 기판의 액티브 명역들 상에 게미트 전극들(4,5)을 형성하는 단계;

삼기 게미트 전국들 상에 절면층(9)을 형성하는 단계;

상기 절면층 내에 복수개의 개구(OP)를 천공(perforate)하는 단계 -상기 개구들 각각은 상기 액티브 영역들 중 하나에 대응함-;

상기 개구들이 천공된 후에 상기 절연총 및 상기 게이트 전국들의 촉벽 상에 촉벽 절연총들(11)을 현성하는 단계; 및

상기 촉벽 절연총들이 형성된 후에 상기 게이트 전국들 사이에 제1 도전총들(12)을 매설하는 단계

를 포함하는 것을 특징으로 하는 반도체 기억 장치의 제조 방법.

청구항 3. 제2항에 있어서, 상기 도전층 매설 단계는.

상기 촉벽 절연총물 상에 제2 도전총(12)을 형성하는 단계;

상기 반도체 기판 내의 하나의 불순물 확산 영역(8)에 각각 대응하는 패턴들을 갖는 포토레지스트 패턴 총(13)을 형성하는 단계; 및

상기 포토레지스트 패턴총을 마스크로 미용하며 상기 제2 도전총을 메침하며 상기 제1 도전총들을 형성 하는 단계

를 포함하는 것을 특짐으로 하는 반도체 기억 장치의 제조 방법.

청구항 4. 제3항에 있머서, 상기 개구들 각각은 직사각형인 것을 특징으로 하는 반도체 기억 장치의 제조 방법.

청구항 5. 제2항에 있어서, 상기 도전총 매설 단계는,

상기 측벽 절면층들 상에 제2 도전층(12)을 형성하는 단계; 및

상기 제2 도전층을 메치백(etch back)하여 상기 제1 도전층들을 형성하는 단계

를 포함하는 것을 특징으로 하는 반도체 기억 장치의 제조 방법.

청구향 6. 제5항에 있어서, 삼기 개구물 각각은 오목형인 것을 특징으로 하는 반도체 기억 장치의 제 조 방법.

청구항 7. 제6항에 있어서, 상기 개구들 각각의 오목부는 상기 반도체 기판 내의 비트 라인용의 하나의 불순물 확산 영역(8)에 대응하는 것을 특징으로 하는 반도체 기억 장치의 제조 방법.

청구항 8. 제2항에 있머서, 상기 필드 절면총은 STI(shallow trench isolation) 공정에 의해 형성되 는 것을 특징으로 하는 반도체 기억 장치의 제조 방법.

청구항 9. 반도체 기억 장치를 제조하는 방법에 있어서,

제1 도전형의 반도체 기판(1) 상에 평면도로 제1 방향을 따라 긴 촉면을 갖는 직사각형 액티브 영역들을 한정하는 필드 절면총(2')을 형성하는 단계:

상기 필드 절면총이 형성된 후에 상기 반도체 기판 상에 게이트 절면총(3)을 형성하는 단계;

상기 필드 절면층 및 상기 게이트 절면층 상에 상기 제1 방향과 직각을 이루는 제2 방향을 따라 게이트 전국들(4, 5)을 형성하는 단계 -상기 게이트 전국들 중 2개는 상기 반도체 기판의 액티브 영역들 중 하나를 가로지름-;

상기 제1 도전형과 상반되는 제2 도전형의 불순물 이온들을 상기 게이트 전국들과 셀프 얼라민(self-alignment)되게 주입하며 상기 반도체 기판의 액티브 영역를 내에 불순물 확산 영역들(8)을 형성하는 단계;

상기 불순불 확산 영역들 상에 절면층(9)을 형성하는 단계:

상기 절연총 내에 복수개의 직사각형 개구(아)를 천공하는 단계 -상기 직사각형 개구들 각각은 상기 반 도체 기판의 액티브 영역들 중 하나에 대응함-;

상기 직사각형 개구들이 천공된 후에 상기 절면층 및 상기 게이트 전극들의 측벽 상에 측벽 절면층들(11)을 형성하는 단계;

상기 측벽 절연총들 상에 도전총(12)을 형성하는 단계;

상기 불순물 확산 염역들 중 하나에 각각 대응하는 패턴들을 갖는 포토레지스트 패턴총(13)을 형성하는 단계: 및

상기 포토레지스트 패턴층을 마스크로 미용하여 상기 도전층을 에칭하는 단계

를 포함하는 것을 특징으로 하는 반도체 기억 장치의 제조 방법.

청구항 10. 제9한에 있어서, 상기 필드 절연층은 STI 공정을 형성되는 것을 특징으로 하는 반도체 기억 장치의 제조 방법.

청구항 11. 반도체 기억 장치를 제조하는 방법에 있어서,

제1 도전형의 반도체 기판(1) 상에 평면도로 제1 방향을 따라 긴 측면을 갖는 오목형 액티브 염역들을 한정하는 필드 절면총(2 $^{\cdots}$)을 형성하는 단계;

상기 필드 절면층이 형성된 후에 상기 반도체 기판 상에 게이트 절면층(3)을 형성하는 단계;

상기 필드 절연총 및 상기 게이트 절연총 상에 상기 제1 방향과 직각을 이루는 제2 방향을 따라 게이트 전극들(4,5)을 형성하는 단계 -상기 게이트 전극들 중 2개는 상기 반도체 기판의 액티브 영역들 중 하 나를 가로지름-;

상기 제1 도전형과 상반되는 제2 도전형의 불순물 이온들을 상기 게이트 전국들과 셀프 얼라인되게 주입하며 상기 반도체 기판의 액티브 영역들 내에 불순불 확산 영역들(8)을 형성하는 단계;

삼기 불순물 확산 영역들 상에 절면총(9)을 형성하는 단계;

상기 절연층 내에 복수개의 오목형 개구(OP)를 천공하는 단계 -삼기 오목형 개구들 각각은 상기 반도체 기판의 액티브 영역들 중 하나에 대응함-;

상기 오목형 개구들이 천공된 후에 상기 절연총 및 상기 게이트 전국들의 촉벽 상에 촉벽 절연총들(11)을 형성하는 단계;

상기 측벽 절연총들 상메 도전총(12)을 형성하는 단계; 및

상기 도전층을 메치백하는 단계


를 포함하는 것을 특징으로 하는 반도체 기억 잠치의 제조 방법.

청구항 12. 제11항에 있어서, 상기 필드 절면총은 STI 공정을 미용하며 형성되는 것을 특징으로 하는 반도체 기억 장치의 제조 방법.

도면

도型1a

(33) 7(2)



도型16

144 16 ·




도图10

(집합 기술)




⊊ 2(2a

(इस १४)



⊊2126

(38.87)




⊊*2*120

(종의 기술)




⊊213a

: 18 139



도型3b

(6% 24%)



도型30

G8 439




도图4a

াক্র কর




⊊2!4b

.লগ পাক:



도图40

(34 212)



⊊£15a

(एवं स्थ




도型5b

i**€** € 2.53




⊊⊵50

174 140




도型8₽

12 941




⊊26b

CERTAR



⊊260

(स्क्रांगर)



*⊊87*a

12 1 14



도만76

114 139



*⊊.*2470

ard dia




⊊£18a

1-64 - - 2




*⊊88*b

Crevo



⊊*图80*

१९४० मध्य




*⊊2!8*a

१६म शहर




*⊊8*96

(रहा ग्रह)



⊊2!9₀

(X4E + 1)




도型10®

CONTROL



*⊊‼10*b

(数化学量)



⊊B10₀

Swift Title



124 - 2)



*도胜11*b

restant to



£B110

(+4.9%)



£₿12a



*⊊‼12*b

(31.4)




*⊊812*₀

Section




£013

· 왕조 기술:




도型14

(#4 * 6)




⊊£15

(24, 13)




도型18

१८स स्ट्र




⊊217a

(44 75)




도性176


(इंट वेट)




real first




도면18₽




*도型18*b




*도型18*0



*⊊⊵19*a




*도性18*6




⊊‼18₀




*⊊ 2*120≥




*⊊20*b



⊊2120₀




*⊊B21*a




⊊821b



⊊8210




*⊊ 2122*a




*⊊822*6




*⊊8!22*₀




*⊊ 2123*e




⊊ £!23b




⊊*E*!23₀




*⊊2124*a



*도型24*b




*⊊2124*₀




*⊊2125*a



⊊ ⊵125b



도*만250*




*⊊ 2126*a




*⊊26*b




⊊ 2126₀




*⊊ 2127*a



⊊ ⊵127b




⊊*2!27*0




*⊊ 2128*e ·




⊊ 2128b




⊊ 21280




⊊ 2120≥




⊊ 2129b




⊊ 2129₀




⊊‼30




⊊2!31




⊊ 2/32a



*도 2932*b




⊊ 2/320




⊊ ‼32∀



*⊊2433*a



⊊‼33b




⊊‼33₀




⊊ £133d



*⊊‼34*a



*⊊‼34*b




*도型34*0




⊊£134d






*⊊ £!35*b




도型350




도*만35d*




*⊊‼38*a



*⊊‼36*b




⊊‼36₀



⊊ £!36d




*⊊⊉37*a



⊊‼37b




도29370



⊊2137d



*⊊‼38*e



⊊*‼38*b



⊊‼38₀




⊊ 2!38d




*⊊ 2/30*a



⊊ ⊵139b



⊊₽30₀




⊊‼39d




*⊊ 2!40*a



*⊊240*b




*⊊ 8140*₀




⊊ 2!40d




*도型41*e



⊊*241b*



⊊B410




도241d




⊊ 2!42:



. *52.1942*6




£*‼42*₀




⊊842∂




⊊‼43





££45



도 2!48

